Charlas y TALLERES

Temas

1. De una idea al silicio con IA y MBSE

   Un flujo que parte de una necesidad expresada en lenguaje natural y la convierte en requisitos, arquitectura, diseño, simulación y prototipo. Se apoya en mi trabajo de IA y MBSE de IEEE LAEDC 2025 (Best Paper) y en el ciclo de QvIC Labs.

   Ingeniería, producto, universidades y makers · Conferencia o taller · 45 a 90 min

2. SysML v2 para chips y FPGA

   Dónde aporta MBSE en hardware: requisitos, interfaces, arquitectura, trazabilidad, estudios de alternativas y verificación, y qué debe quedarse en las herramientas de diseño electrónico. SysML v2 es especificación formal de OMG desde 2025.

   Sistemas, FPGA, ASIC y arquitectura · Conferencia o taller · 60 a 120 min

3. Un SoC RISC-V pequeño para TinyML

   Mi SoC como caso de estudio: decisiones de arquitectura cuando el área y los recursos son limitados. CPU RISC-V bit-serial, acelerador MAC INT8, memoria externa y un clasificador cuantizado, cerrado en seis tiles de SKY130 rumbo al shuttle TTSKY26d.

   Estudiantes, diseño digital y silicio abierto · Conferencia · 45 a 60 min

4. Laboratorios que siguen a la industria

   Cómo usar MBSE para conectar objetivos de aprendizaje, habilidades, arquitectura del laboratorio y cambios tecnológicos. Se apoya en dos trabajos de ASEE 2024 sobre laboratorios de sistemas embebidos y de mecatrónica, robótica y control.

   Universidades, docentes y currículo · Conferencia o taller · 60 a 120 min

5. Educación STEM: del colegio al chip

   Cómo construir una progresión real desde las primeras actividades STEM hasta el diseño de hardware, con lo aprendido liderando EDS-ETC, el programa STEM de la IEEE Electron Devices Society, y en EDIDT.

   Colegios, docentes y programas STEM · Conferencia o taller · 45 a 90 min

6. Electrónica autónoma para el espacio

   Cuánto análisis puede hacerse localmente cuando un sistema opera lejos de la Tierra con recursos limitados. Parte de mi línea nueva en electrónica resiliente, FPGA y clasificación de datos de asteroides.

   Ingeniería, espacio, FPGA y estudiantes · Conferencia o panel · 45 a 60 min

Dónde he hablado

IEEE LAEDC 2025

Guadalajara, México. Presenté mis dos trabajos: el framework de IA y MBSE para makers (Best Paper) y la propuesta con SysML 2.0 para semiconductores ciberresilientes.

IEEE EDS-ETC

Charlas y talleres STEM con la Electron Devices Society en México, Costa Rica, Perú, Paraguay, Chile y varias ciudades de Colombia.

Para organizadores

Para preparar la sesión necesito conocer el público, su nivel técnico, el objetivo, el formato, el tiempo disponible y las condiciones audiovisuales. En talleres, también qué software o hardware tendrá cada participante.